Pat

J-GLOBAL ID：200903091816005710

半導体レーザの製造方法

Inventor： 高森 晃 ,  井戸田 健 ,  内山 潔 ,  中島 眞人
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991245604
Publication number (International publication number)：1993013881
Application date： Sep. 25, 1991
Publication date： Jan. 22, 1993
Summary：

【要約】【目的】 MBE装置で形成される(AlxGa1-x)0.5In0.5P系可視光半導体レーザの製造方法に関し、エッチング工程で積層基板表面に付着した不純物等が熱処理では除去されず、その後の結晶成長層に欠陥が生じるという課題を解決し、結晶品質の劣化を防止し特性の良好な半導体レーザの製造方法を提供することを目的とする。【構成】 基板上(101)に、下部クラッド層(104)、活性層(105)、上部クラッド層(106)、保護層である第4の層(107)及び第5の層(108)を順次積層して形成する第1の成長工程と、第5の層を保護層である第4の層までエッチングすることにより所定幅を有する電流狭窄用のストライプ溝部を形成するエッチング工程と、エッチング工程で形成したストライプ溝部に対応した位置にある第4の層を少なくとも除去する工程と、第4の層が除去された状態の積層構造上に、第6の層を積層して形成する第2の成長工程とを有する分子線エピタキシャル成長法を利用した半導体レーザの製造方法である。

Claim (excerpt)：

基板上に、少なくとも、下部クラッド層である第1の層、活性層である第2の層、上部クラッド層である第3の層、保護層である第4の層及び第5の層を順次積層して形成する第1の成長工程と、前記第5の層を前記保護層である第4の層までエッチングすることにより所定幅を有する電流狭窄用のストライプ溝部を形成するエッチング工程と、前記エッチング工程で形成した前記ストライプ溝部に対応した位置にある前記保護層である第4の層を少なくとも除去する工程と、前記除去する工程で前記ストライプ溝部に対応した位置にある前記第4の層が除去された状態の積層構造上に、第6の層を積層して形成する第2の成長工程とを有する分子線エピタキシャル成長法を利用した半導体レーザの製造方法。