Pat
J-GLOBAL ID:200903091860291453
半導体基板およびその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
佐藤 隆久
Gazette classification:公開公報
Application number (International application number):2000006010
Publication number (International publication number):2001196566
Application date: Jan. 07, 2000
Publication date: Jul. 19, 2001
Summary:
【要約】【課題】絶縁膜によりSOI層を分離しても汎用的に用いることが可能なSOI基板、および、SOI層の薄膜化が可能で、製造コストとSOI層膜厚のばらつきを抑制することができるSOI基板の製造方法を提供する。【解決手段】半導体チップの回路パターンを形成するための半導体基板であって、基体30に形成された絶縁膜20上に半導体層10cを有する半導体基板において、半導体層10cが、半導体チップの回路パターンを形成する領域C毎に絶縁膜20により分離されている構造とする。半導体からなる第1基板に溝を形成し、溝内および第1基板の上層に第1絶縁膜を形成し、水素イオンを注入して剥離層を形成し、第2基板を張り合わせ、熱処理により半導体層を残して第1基板を剥離し、溝の底部において突出した第1絶縁膜の表面をストッパとして半導体層を化学的機械研磨処理工程などにより研磨して製造する。
Claim (excerpt):
半導体チップの回路パターンを形成するための半導体基板であって、基体と、前記基体上に形成された絶縁膜と、前記絶縁膜上に形成された半導体層とを有し、前記半導体層が、前記半導体チップの回路パターンを形成する領域毎に、前記絶縁膜により分離されている半導体基板。
IPC (3):
H01L 27/12
, H01L 21/304 621
, H01L 21/762
FI (3):
H01L 27/12 B
, H01L 21/304 621 D
, H01L 21/76 D
F-Term (10):
5F032AA06
, 5F032BA05
, 5F032CA17
, 5F032DA02
, 5F032DA23
, 5F032DA33
, 5F032DA60
, 5F032DA71
, 5F032DA74
, 5F032DA78
Return to Previous Page