Pat

J-GLOBAL ID：200903091965524437

半導体装置及びその製造方法

Inventor： 布施 マリオ ,  広田 匡紀
Applicant, Patent owner： 富士ゼロックス株式会社
Agent (1)： 阪本 清孝 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992163378
Publication number (International publication number)：1993335576
Application date： Jun. 01, 1992
Publication date： Dec. 17, 1993
Summary：

【要約】【目的】 ステップ・カバレージが悪いゲート絶縁膜や、熱酸化膜により成長されるゲート絶縁膜を使用する場合において、ゲート絶縁耐圧を高くできる半導体装置を得る。【構成】 絶縁性基板1上に島状に形成された半導体層2と、該半導体層2上に形成された絶縁層3と、前記半導体層2の一部分を横断被覆するよう前記絶縁層3上に形成されたゲート電極4と、該ゲート電極4を挟んで対峙する半導体層2に形成されたソース領域2b及びドレイン領域2cと、を有する半導体装置において、少なくとも前記ゲート電極4の横断被覆面で前記半導体層2の中央部分寄りを高濃度領域とするとともに、該高濃度領域の両側に高抵抗領域2dを形成する。

Claim (excerpt)：

絶縁性基板上に島状に形成された半導体層と、該半導体層上に形成された絶縁層と、前記半導体層の一部分を横断被覆するよう前記絶縁層上に形成されたゲート電極と、該ゲート電極を挟んで対峙する半導体層に形成されたソース・ドレイン領域と、を有する半導体装置において、少なくとも前記ゲート電極の横断被覆面で前記半導体層の中央部分寄りを高濃度領域とするとともに、該高濃度領域の両側に高抵抗領域を形成したことを特徴とする半導体装置。