Pat

J-GLOBAL ID：200903091998037744

入出力キャッシュメモリ及びその制御方法

Inventor： 藤▲崎▼ 俊彦
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998293615
Publication number (International publication number)：2000122968
Application date： Oct. 15, 1998
Publication date： Apr. 28, 2000
Summary：

【要約】【課題】 ある入出力装置が入出力キャッシュメモリの何れのウェイを使用するかを明示的に指示することにより、入出力装置間の干渉を防止する。【解決手段】 タグ部121とバリッドビット部122とデータ部123とからなる各ウェイ120に対応して、固定割付レジスタ150を設け、この固定割付レジスタにおいて対応するウェイに固定的に割り付ける入出力装置を設定することにより、他の入出力装置に係るデータによるリプレースが発生しないように制御する。

Claim (excerpt)：

ウェイを単位として、特定の入出力装置に係るデータのみを保持することを特徴とする入出力キャッシュメモリ。

IPC (2)：

G06F 13/38 310 ,  G06F 12/08

FI (3)：

G06F 13/38 310 C ,  G06F 12/08 X ,  G06F 12/08 W

F-Term (11)：

5B005JJ11 ,  5B005KK12 ,  5B005KK15 ,  5B005KK16 ,  5B005MM01 ,  5B005NN11 ,  5B005NN42 ,  5B005NN43 ,  5B005UU41 ,  5B077BA02 ,  5B077DD22

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-182846
  
• 情報処理装置
  Gazette classification：公開公報   Application number：特願平4-240230   Applicant：日本電気株式会社
• 特開平4-182846