Pat
J-GLOBAL ID：200903092055336579
ピンスキャン回路
Inventor：
Applicant, Patent owner：
Agent (1)：
秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1993030924
Publication number (International publication number)：1994242178
Application date： Feb. 19, 1993
Publication date： Sep. 02, 1994
Summary：
【要約】【目的】 集積回路の構成を複雑化することなく入出力ピンの信号レベルを観測すること。【構成】 集積回路の入出力ピンの信号レベルと基準電圧とを比較する比較器と、この比較器の比較結果を表す論理値を集積回路の外部に導く出力手段とを有するピンスキャン回路において、前記基準電圧を変化させる基準電圧制御回路と、前記比較器の比較結果を表す論理値を取り込み、前記出力回路を通じて集積回路の外部に出力するフリップフロップとを設ける。
Claim (excerpt)：
集積回路の入出力ピンの信号レベルと基準電圧とを比較する比較器と、この比較器の比較結果を表す論理値を集積回路の外部に導く出力手段とを有するピンスキャン回路において、前記基準電圧を変化させる基準電圧制御回路と、前記比較器の比較結果を表す論理値を取り込み、前記出力回路を通じて集積回路の外部に出力するフリップフロップとを設けたことを特徴とするピンスキャン回路。
FI (2)：
G01R 31/28 G
, G01R 31/28 V
