Pat
J-GLOBAL ID：200903092098262250
SOI型半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1992359125
Publication number (International publication number)：1994204440
Application date： Dec. 25, 1992
Publication date： Jul. 22, 1994
Summary：
【要約】【目的】 張り合わせ型SOI構造の半導体装置において、張り合わせ面の平坦性を低下させることなく、SOI型半導体層の下層側に形成される導電層と支持基板との電気的接続を図り、導電層の仕事関数を一定に設定し、SOI型半導体層に作り込まれるトランジスタの特性を安定化させることを第1の目的とし、隣接する素子の電位により素子の電気的特性に影響を与えることなく素子間の絶縁分離幅を狭くすることが可能であり、高集積化を図ることを第2の目的とする。【構成】 絶縁層26と、絶縁層26上で選択研磨されることにより形成されたSOI型半導体層20aと、絶縁層26を介して半導体層20aと反対側に堆積された高濃度に不純物がドープしてある第1導電層28と、第1導電層28に対して堆積され、第1導電層28に比較して不純物濃度が低い第2導電層30aと、この第2導電層30aの平坦化された表面に張り合わせ接着された支持基板32とを有する。導電層40aは、素子分離領域44内に突出してあることが好ましい。
Claim (excerpt)：
絶縁層と、絶縁層上で選択研磨されることにより形成されたSOI型半導体層と、絶縁層を介して上記半導体層と反対側に堆積された高濃度に不純物がドープしてある第1導電層と、第1導電層に対して堆積され、第1導電層に比較して不純物濃度が低い第2導電層と、この第2導電層の平坦化された表面に張り合わせ接着された支持基板とを有するSOI型半導体装置。
IPC (4)：
H01L 27/12
, H01L 21/02
, H01L 21/304 321
, H01L 21/76
Cited by applicant (2)
Cited by examiner (2)
Return to Previous Page
