Pat

J-GLOBAL ID：200903092112014672

薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス

Inventor： 井上 淳 ,  尾崎 喜義 ,  近藤 直人 ,  出島 芳夫
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1994240136
Publication number (International publication number)：1996106107
Application date： Oct. 04, 1994
Publication date： Apr. 23, 1996
Summary：

【要約】【目的】 液晶ディスプレイなどに用いられる薄膜トランジスタマトリクスの製造方法に関し、更に詳しくいえば、画素電極間が短絡することにより液晶表示パネルの歩留まりが低下するのを防止する。【構成】 複数の薄膜トランジスタが形成された基板1上に保護絶縁膜10を形成する工程と、隣接する画素電極間の分離領域となる領域の保護絶縁膜10に溝10A,10Bを形成し、同時に薄膜トランジスタのソース電極8Bの上の保護絶縁膜10に開口13を形成する工程と、全面に透明導電膜14を形成する工程と、透明導電膜14を選択的にエッチングし、溝10A,10Bにより画素領域毎に分離されると共に、開口13を介して薄膜トランジスタのソース電極8Bと接続する画素電極14Aを形成する工程とを有する。

Claim (excerpt)：

各々画素電極に接続する複数の薄膜トランジスタを備えた薄膜トランジスタマトリクスの製造方法において、複数の薄膜トランジスタが形成された基板上に保護絶縁膜を形成する工程と、隣接する画素電極間の分離領域となる領域の前記保護絶縁膜に溝を形成し、同時に前記薄膜トランジスタのソース電極の上の前記保護絶縁膜に開口を形成する工程と、全面に透明導電膜を形成する工程と、前記透明導電膜を選択的にエッチングし、前記溝により前記画素領域毎に分離されると共に、前記開口を介して前記薄膜トランジスタのソース電極と接続する画素電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクスの製造方法。

IPC (3)：

G02F 1/136 500 ,  H01L 29/786 ,  H01L 21/336