Pat
J-GLOBAL ID:200903092121947231

半導体記憶装置

Inventor:
Applicant, Patent owner:
Agent (1): 尾身 祐助
Gazette classification:公開公報
Application number (International application number):1993062658
Publication number (International publication number):1994251584
Application date: Feb. 26, 1993
Publication date: Sep. 09, 1994
Summary:
【要約】【目的】 内部電源電圧発生回路(内部降圧回路)へ、外部電源電圧が推奨電源電圧範囲内にあるのか加速試験モードへエントリーしようとする電圧であるのかを示す判定信号VDCを伝達する電源電圧判定回路20の待機時の消費電流を低減化する。【構成】 外部電源電圧が所定値以下であるときにLレベル、これを越えたときにHレベルとなる活性化信号VACT を電源電圧判定回路20へ出力する電源電圧検出回路10を設ける。活性化信号VACT がLレベルであるときには判定回路20内の比較回路21および分圧回路21を非活性とし、VACT がHレベルとなったときには判定回路20内の比較回路21および分圧回路21を活性化させて、判定回路が判定信号VDCを出力しうる状態になるようにする。
Claim (excerpt):
外部から供給される外部電源電圧と基準電圧とを比較し、外部電源電圧が第1の所定値を越えているか否かを示す活性化信号を出力する電源電圧検出回路と、外部電源電圧を分圧する分圧回路と、該分圧回路の生成する分圧電圧と基準電圧とを比較する比較器とを有し、外部電源電圧が第2の所定値を越えているか否かを示す電源電圧判定信号を出力する電源電圧判定回路と、前記電源電圧判定回路の出力する電源電圧判定信号を受け、外部電源電圧が第2の所定値を越えない範囲では外部電源電圧を降圧して所定の電圧値の内部電源電圧を生成し、外部電源電圧が第2の所定値を越えたときには外部電源電圧に追随する内部電源電圧を生成する内部電源電圧発生回路と、を備え、前記電源電圧判定回路は、前記電源電圧検出回路の出力する活性化信号を受け外部電源電圧が前記第1の所定値を越えたときにのみ活性化されるものであることを特徴とする半導体記憶装置。
IPC (3):
G11C 11/407 ,  G05F 1/56 320 ,  H02J 1/00 307
Patent cited by the Patent:
Cited by examiner (3)
  • 特開平2-299034
  • 特開平3-160699
  • 特開平2-211771

Return to Previous Page