Pat

J-GLOBAL ID：200903092128626678

半導体製造装置及び半導体装置の製造方法

Inventor： 西川 清子
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992115058
Publication number (International publication number)：1993315292
Application date： May. 08, 1992
Publication date： Nov. 26, 1993
Summary：

【要約】 (修正有)【目的】 ダウンフロー型のレジストアッシング装置に関し、アッシング速度のウェーハ面内分布を小さくすることを目的とする。【構成】 プラズマを発生するための発光室と,プラズマから流出する中性活性種に暴露してレジストをアッシングするための反応室と,発光室と反応室との間に設けられ,中性活性種を通過させイオンの通過を阻止する複数の孔4aが開設された導電体板からなるシャワーヘッド4とを有し,ダウンフロー型のアッシングをする半導体製造装置において,シャワーヘッド4の厚さは,プラズマから流出する中性活性種の流量に応じて,中性活性種の流量が多い領域は厚く,中性活性種の流量が少ない領域は薄く形成することを特徴として構成する。

Claim (excerpt)：

ガスを電離してプラズマ(5)を発生するための発光室(2)と,該プラズマ(5)から流出する中性活性種にレジストを暴露して該レジストをアッシングするための反応室(3)と,該発光室(2)と該反応室(3)との間に設けられ,該中性活性種を通過させイオンの通過を阻止する複数の孔(4a)が開設された導電体板からなるシャワーヘッド(4)とを有し,ダウンフロー型のアッシングをする半導体製造装置において,該シャワーヘッド(4)の厚さは,該プラズマ(5)から流出する該中性活性種の流量に応じて,該中性活性種の流量が多い領域は厚く,該中性活性種の流量が少ない領域は薄く形成されることを特徴とする半導体製造装置。

IPC (2)：

H01L 21/302 ,  H01L 21/027