Pat
J-GLOBAL ID:200903092161150883
不揮発性半導体記憶装置、その製造方法及び動作方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
野河 信太郎
Gazette classification:公開公報
Application number (International application number):2000201115
Publication number (International publication number):2002026150
Application date: Jul. 03, 2000
Publication date: Jan. 25, 2002
Summary:
【要約】【課題】一対の不純物拡散層間にある複数のビットを、それぞれのビットに対応したゲート電極を用いて、同一又は異なったゲート電圧によって制御して読み出し精度の向上を図ることができる不揮発性半導体記憶装置、その製造方法及び動作方法を提供することを目的とする。【解決手段】半導体基板1表面に形成された一対の不純物拡散層14と、不純物拡散層14間であり不純物拡散層14のそれぞれに隣接するように基板1上にONO膜9を介して形成された2つの制御ゲート10と、制御ゲート10間であり基板1上にワードゲート絶縁膜17を介して形成されたワード線23を有するワードゲートトランジスタとからなり、2つの制御ゲート10とワードゲートトランジスタとが直列に接続されて単位セルUCが構成されてなる不揮発性半導体記憶装置。
Claim (excerpt):
半導体基板表面に形成された一対の不純物拡散層と、これら不純物拡散層間であって、これら不純物拡散層のそれぞれに隣接するように半導体基板上に電荷蓄積層を介して形成された2つの制御ゲートと、これら制御ゲート間であって半導体基板上にワードゲート絶縁膜を介して形成されたワード線を有するワードゲートトランジスタとからなる不揮発性半導体装置であって、前記2つの制御ゲートと前記ワードゲートトランジスタとが直列に接続されて単位セルが構成されてなる不揮発性半導体記憶装置。
IPC (6):
H01L 21/8247
, H01L 27/115
, G11C 16/02
, G11C 16/04
, H01L 29/788
, H01L 29/792
FI (6):
H01L 27/10 434
, G11C 17/00 611 Z
, G11C 17/00 612 Z
, G11C 17/00 613
, G11C 17/00 623 Z
, H01L 29/78 371
F-Term (70):
5B025AA07
, 5B025AB01
, 5B025AB03
, 5B025AC02
, 5B025AD04
, 5B025AD05
, 5B025AD08
, 5B025AE05
, 5F001AA13
, 5F001AB07
, 5F001AB08
, 5F001AB20
, 5F001AC02
, 5F001AC06
, 5F001AD60
, 5F001AE02
, 5F001AE03
, 5F001AE08
, 5F001AF20
, 5F001AG02
, 5F001AG07
, 5F001AG10
, 5F001AG12
, 5F001AG30
, 5F083EP18
, 5F083EP23
, 5F083EP28
, 5F083EP30
, 5F083ER02
, 5F083ER06
, 5F083ER09
, 5F083ER11
, 5F083HA06
, 5F083JA04
, 5F083JA35
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA53
, 5F083JA56
, 5F083KA01
, 5F083KA08
, 5F083LA16
, 5F083NA01
, 5F083PR03
, 5F083PR06
, 5F083PR07
, 5F083PR10
, 5F083PR14
, 5F083PR29
, 5F083PR33
, 5F083PR36
, 5F083PR39
, 5F083ZA21
, 5F101BA45
, 5F101BB03
, 5F101BB05
, 5F101BB09
, 5F101BC02
, 5F101BC11
, 5F101BD35
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF05
, 5F101BH03
, 5F101BH09
, 5F101BH14
, 5F101BH16
, 5F101BH19
Patent cited by the Patent:
Return to Previous Page