Pat

J-GLOBAL ID：200903092326386410

半導体装置の製造方法

Inventor： 小林 孝 ,  飯島 晋平 ,  玉置 洋一
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992268422
Publication number (International publication number)：1994120237
Application date： Oct. 07, 1992
Publication date： Apr. 28, 1994
Summary：

【要約】【目的】不純物を含有した非晶質シリコン膜を用いてバイポーラトランジスタの高速化、高集積化、製造工程の簡略化を図る。【構成】モノシラン(SiH4)、ジシラン(Si2H6)もしくはトリシラン(Si3H6)の少なくともいずれか1種とジボラン(B2H6)、フォスフィン(PH3)、アルシン(AsH3)の少なくともいずれか1種を含む混合ガスを原料とした減圧CVD法により、不純物を含有した非晶質Si膜を堆積した後、本Si膜を加工、熱処理してバイポーラトランジスタのベース引出し電極を形成する。【効果】ベース引出し電極の低抵抗化が図れ、また不純物を導入しながらSi膜を堆積しているので、段差側壁部でも上記電極の抵抗の上昇がないため、バイポーラLSIを高速化、高集積化でき、かつ工程も簡略化できる。

Claim (excerpt)：

半導体基板に第1導電型層を形成する工程と、第1導電型とは逆の第2導電型層を形成する工程と、半導体基板上に第1の絶縁膜を形成する工程と、第1の絶縁膜に開口部を形成する工程と、第2導電型の不純物を導入しながら非晶質シリコン膜を堆積する工程と、熱処理により上記第2導電型の不純物を導入しながら堆積した非晶質シリコン膜を結晶化するとともにシリコン膜中の不純物を半導体基板内に拡散させる工程と、第2の絶縁膜を形成する工程と、第2の絶縁膜に開口部を形成する工程と、第1導電型の不純物を含有したシリコン膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/331 ,  H01L 29/73