Pat
J-GLOBAL ID：200903092366686328
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993191052
Publication number (International publication number)：1995045507
Application date： Aug. 02, 1993
Publication date： Feb. 14, 1995
Summary：
【要約】【目的】高低差を有する層間絶縁膜上に配線を形成するリソグラフィー工程において、リソグラフィーアライメント用パターンもしくはリソグラフィーモニタ用パターンなどのチェックパターンが精度よく形成されないことを防ぐ。【構成】回路領域内に高低差があるとき配線106を形成するリソグラフィー工程で同時に形成されるチェックパターン106Aが、高低差の概ね中間の高さに位置するように支持台105を形成する。これにより、リソグラフィー用パターンの形成精度が向上し、リソグラフィー工程の精度を向上させることができる。
Claim (excerpt)：
表面に高低差のある層間絶縁膜を選択的に被覆する配線と、前記配線と同一のリソグラフィー工程で形成されるチェックパターンとを有する半導体装置において、前記チェックパターンが、前記層間絶縁膜、前記配線より下層の導電膜または前記層間絶縁膜より下層にある絶縁膜のうちの少なくとも一つからなり前記層間絶縁膜の表面の高さの最も低い部分と最も高い部分の間の高さを有する支持台の表面を選択的に被覆して設けられていることを特徴とする半導体装置。
FI (2)：
H01L 21/30 502 V
, H01L 21/30 506 G
