Pat
J-GLOBAL ID：200903092423935321
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992332092
Publication number (International publication number)：1994181217
Application date： Dec. 14, 1992
Publication date： Jun. 28, 1994
Summary：
【要約】【目的】 ヘテロバイポーラトランジスタに関し, エミッタ側面での再結合を減らし, ベースの接触抵抗を低減し, 高速性と信頼性の向上を目的とする。【構成】 半導体基板 1上にコレクタ層 3, ベース層 4, エミッタ層 5を順次エピ成長し,次いで, 該半導体基板上のエミッタ形成領域に整合してエミッタ電極7および絶縁膜 8を順に形成し,該絶縁膜をマスクにして少なくとも該エミッタ層をエッチング除去してエミッタメサを形成する工程と, 次いで, 上記の加工を終えた該半導体基板の該エミッタメサの側面および該ベース層の露出部に真性半導体層 9を選択成長する工程と, 次いで,該絶縁膜 8を除去し,水平部の該真性半導体層 9上にベース電極10を形成し,熱処理を行うことによりベース電極と真性半導体層とを反応させて, 該真性半導体層を該ベース層より高濃度で且つ該ベース層と同一型半導体層にする工程とを有するように構成する。
Claim (excerpt)：
半導体基板 1上にコレクタ層 3, ベース層 4, エミッタ層 5を順次エピ成長し,次いで, 該半導体基板上のエミッタ形成領域に整合してエミッタ電極 7および絶縁膜 8を順に形成し,該絶縁膜をマスクにして少なくとも該エミッタ層をエッチング除去してエミッタメサを形成する工程と,次いで, 上記の加工を終えた該半導体基板の該エミッタメサの側面および該ベース層の露出部に真性半導体層 9を選択成長する工程と,次いで,該絶縁膜 8を除去し,水平部の該真性半導体層 9上にベース電極10を形成し,熱処理を行うことによりベース電極と真性半導体層とを反応させて, 該真性半導体層を該ベース層より高濃度で且つ該ベース層と同一型半導体層にする工程とを有することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/331
, H01L 29/73
, H01L 29/205
