Pat

J-GLOBAL ID：200903092428663001

誘電体分離基板及びその製造方法

Inventor： 小出 勝雄
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991234253
Publication number (International publication number)：1993074924
Application date： Sep. 13, 1991
Publication date： Mar. 26, 1993
Summary：

【要約】【目的】Si基板と支持基板を接着して誘電体分離基板を製造する方法において、Si基板の平坦性を高め、製造リードタイムを短縮し、原価を低減する。【構成】絶縁膜マスク2をSi基板1上に形成し、アルカリ系の溶液で異方性エッチングする。エッチング面を酸化し分離酸化膜3を形成したのち、スピン・オン・グラク4を全面にスピン・コートし平坦化する。スピン・オン・グラス4を200〜400°Cで十分ベークする。別に準備した支持基板5の一主面とスピン・オン・グラス4をスピン・コートしたSi基板1の面を800〜1,000°C程度の温度で熱圧着させる。Si基板1側からA-A′面まで研削研磨しで素子領域を分離し分離された素子領域1aを形成する。

Claim (excerpt)：

結晶方位(100)の単結晶シリコン基板と、該単結晶シリコン基板を支持するシリコン基板とを有する誘電体分離基板において、前記単結晶シリコン基板と前記シリコン基板との間にスピン・オン・グラス層を設けたことを特徴とする誘電体分離基板。

IPC (5)：

H01L 21/76 ,  H01L 21/02 ,  H01L 21/302 ,  H01L 21/306 ,  H01L 21/316