Pat
J-GLOBAL ID：200903092434278730
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1993134972
Publication number (International publication number)：1994349768
Application date： Jun. 04, 1993
Publication date： Dec. 22, 1994
Summary：
【要約】【目的】半導体基板に形成される素子と、その素子から引き出される電極を備えた半導体装置の製造方法に関し、半導体素子の電極とその下の半導体層との間に支持部を介在させることなく空隙を形成すること。【構成】第一の導電体膜7と下地半導体層2の間に絶縁膜6が形成されている状態で第一の導電体膜7と絶縁膜6に開口部9が形成され、その開口部9の周壁に隣接する部分に第一の導電体膜7と下地半導体層2とを接続する第二の導電膜11を形成するとともに、その開口部9内に絶縁性サイドウォール12を介して電極14を形成した後に、開口部9内の複数の膜によって第一の導電体膜7を支持しながら絶縁膜6を等方性エッチングにより除去して第一の導電体膜7と下地半導体層との間に空隙19を形成することを含む。
Claim (excerpt)：
半導体素子が形成される下地半導体層(2)の上に、第一の絶縁膜(6)、第一の導電体膜(7)及び第二の絶縁膜(8)を順に積層する工程と、前記第一の絶縁膜(6)、前記第一の導電体膜(7)及び前記第二の絶縁膜(8)をパターニングして開口部(9)を形成し、該開口部(9)から前記下地半導体層(2)の上面を露出する工程と、前記開口部(9)の近傍にある前記第一の導電体膜(7)と前記下地半導体層(2)を接続する第二の導電体膜(11)を形成し、ついで、前記開口部(9)を完全に閉塞せずに該第二の導電体膜(11)を覆う絶縁性サイドウォール(12)を形成する工程と、前記絶縁性サイドウォール(12)の中央の前記開口部(9)を通り、前記下地半導体層(2)の表面に直接又は絶縁膜を介して第一の電極(14)を形成する工程と、前記第一の導電体膜(7)と前記第二の絶縁膜(8)をパターニングして前記開口部(9)の周囲に残存させ、残存した前記第一の導電体膜(7)及び前記第二の導電体膜(11)を第二の電極(18)となすとともに、前記第一の絶縁膜の一部を露出する工程と、等方性エッチングにより前記第一の絶縁膜(18)を除去することによって前記第二の電極(18)と前記半導体膜(2)との間に空隙(19)を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2)：
Return to Previous Page
