Pat

J-GLOBAL ID：200903092452896750

液晶表示素子およびその製造方法

Inventor： 鎌田 晃 ,  高柳 丘 ,  川口 英夫
Applicant, Patent owner： 富士写真フイルム株式会社
Agent (1)： 柳川 泰男
Gazette classification：公開公報
Application number (International application number)：1991356248
Publication number (International publication number)：1993173147
Application date： Dec. 24, 1991
Publication date： Jul. 13, 1993
Summary：

【要約】【目的】 画像品質を低下させることなく、基板間距離(セルギャップ)が素子の全領域で均一で且つこのセルギャップを保持するために充分な強度で基板同士が接着された液晶表示素子及びその製造方法を提供する。【構成】 ストライプ状の透明電極及び配向膜がこの順に積層された透明電極基板を二枚、それぞれの配向膜が対面するように且つそれぞれの透明電極が直交するようにスペーサーを介して配設して、そして配向膜の間に液晶を封入してなる液晶表示素子において、該スペーサーが、接着剤の硬化物と該硬化物中に分散された複数のスペーサー粒子とからなり且つ該スペーサーの略直径の層厚を有する島状の接合部からなるスペーサー層として、透明電極基板の非表示部(透明電極同士が重ならない部分)に配設されていることを特徴とする液晶表示素子及びこの素子をスクリーン印刷を用いて製造する方法。

Claim (excerpt)：

ストライプ状の透明電極及び配向膜がこの順に積層された透明電極基板を二枚、それぞれの配向膜が対面するように、且つそれぞれの透明電極が直交するようにスペーサーを介して配設し、そして配向膜の間に液晶を封入してなる液晶表示素子において、該スペーサーが、接着剤の硬化物と該接着剤中に分散された複数のスペーサー粒子とからなり且つ該スペーサー粒子の略直径の層厚を有する島状の接合部からなるスペーサー層として、透明電極基板の非表示部(透明電極同士が重ならない部分)に配設されていることを特徴とする液晶表示素子。