Pat
J-GLOBAL ID：200903092480263852

配線基板

Inventor：
久木田 栄治

About 久木田 栄治


Applicant, Patent owner：
京セラ株式会社

About 京セラ株式会社


Gazette classification：公開公報
Application number (International application number)：1997324973
Publication number (International publication number)：1999163196
Application date： Nov. 26, 1997
Publication date： Jun. 18, 1999
Summary：
【要約】【課題】 印刷法では位置合わせマークを高精度に形成できず、半導体素子を正確に搭載してビア導体と電気的に接続することが困難であった。【解決手段】 絶縁基体1とその内部および/または表面に形成された配線導体3とから成り、絶縁基体1の上面に、下面に電極を有する半導体素子6が搭載される搭載領域と、搭載領域内に形成され、半導体素子6の電極がバンプ導体7を介して接続されるとともに配線導体3に接続されたビア導体2と、搭載領域の周辺近傍に形成されたビアホール5とを有する配線基板である。ビアホール5はビア導体2に対して極めて位置精度よく形成された位置合わせマークとなり、半導体素子6を位置精度よく搭載して半導体素子6の電極とビア導体2とを正確に接続することができる。
Claim (excerpt)：
絶縁基体と該絶縁基体の内部および/または表面に形成された配線導体とから成り、前記絶縁基体の上面に、下面に電極を有する半導体素子が搭載される搭載領域と、該搭載領域内に形成され、前記半導体素子の電極がバンプ導体を介して接続されるとともに前記配線導体に接続されたビア導体と、前記搭載領域の周辺近傍に形成されたビアホールとを有することを特徴とする配線基板。
FI (2)：
H01L 23/12 Q ,  H01L 23/12 F
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM