Pat

J-GLOBAL ID：200903092505247709

半導体装置

Inventor： 加藤 有光
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 小橋川 洋二
Gazette classification：公開公報
Application number (International application number)：1996032858
Publication number (International publication number)：1997205181
Application date： Jan. 26, 1996
Publication date： Aug. 05, 1997
Summary：

【要約】【課題】 MISFETのゲート電極に強誘電体容量が接続された構造の不揮発性メモリ素子の読み出し時のノイズ耐性を向上させる。【解決手段】 2つの電極7,9に挟まれた部分に強誘電体(PZT)8を含む強誘電体容量と、電界効果トランジスタとから成り、電界効果トランジスタのゲート電極4と強誘電体容量の一方の電極7とを接続した半導体装置において、強誘電体容量の電極9の面積を、電界効果トランジスタのゲートパターンの面積(領域B)または電界効果トランジスタの活性領域上のゲート面積(領域A)より小さくした。電極9の面積をゲート面積より小さくしたので、強誘電体容量の容量値が小さくなり強誘電体8にかかる電圧が大きくなる。これにより、強誘電体8にかかる電界も大きくなり分極が大きくなる。ゲート絶縁膜3にかかる電圧が減少するため、ゲート絶縁膜の耐圧に余裕ができ印加電圧を上げることが可能となり、さらに分極量を大きくすることができる。

Claim (excerpt)：

2つの電極に挟まれた部分に強誘電体を含む強誘電体容量と、電界効果トランジスタとから成り、前記電界効果トランジスタのゲート電極と前記強誘電体容量の一方の電極とを接続した半導体装置において、前記強誘電体容量の電極の面積を、前記電界効果トランジスタのゲートパターンの面積より小さくしたことを特徴とする半導体装置。

IPC (6)：

H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 451 ,  H01L 27/10 651 ,  H01L 29/78 371