Pat
J-GLOBAL ID：200903092513937030
薄膜トランジスタの製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1993152627
Publication number (International publication number)：1994342807
Application date： Jun. 01, 1993
Publication date： Dec. 13, 1994
Summary：
【要約】【目的】 薄膜トランジスタの電界緩和領域の幅を常に所期の幅とする。【構成】 ゲート電極12をマスクとして2kWの紫外光を7分間程度照射するフォトリソグラフィによりアモルファスシリコン膜14上のゲート電極12に対応する部分からその両側の幅1.25μmの部分を除いて形成した第1のレジストパターン15aをマスクとして不純物を低濃度に注入する。次に、第1のレジストパターン15aを除去した後、ゲート電極12をマスクとして250Wの紫外光を1分間程度照射するフォトリソグラフィによりアモルファスシリコン膜14上のゲート電極12に対応する部分からその両側の幅0.25μmの部分を除いて形成した第2のレジストパターンをマスクとして不純物を高濃度に注入する。これにより、電界緩和領域17bの幅d、すなわち1.00μmの幅は、容易にかつ正確に形成することができるので、常に所期の幅とすることができる。
Claim (excerpt)：
ゲート電極上にゲート絶縁膜および半導体膜を形成した薄膜トランジスタの製造方法において、前記ゲート電極をマスクとした第1のフォトリソグラフィにより前記半導体膜上に前記ゲート電極より幅狭に形成した第1のレジストパターンをマスクとして前記半導体膜に不純物を低濃度に注入する工程と、前記ゲート電極をマスクとした第2のフォトリソグラフィにより前記半導体膜上に前記第1のレジストパターンに対応する部分より幅広に形成した第2のレジストパターンをマスクとして前記半導体膜に不純物を高濃度に注入する工程とにより、前記半導体膜に低濃度不純物領域からなる電界緩和領域を形成するとともに、該電界緩和領域の外側の前記半導体膜に高濃度不純物領域を形成することを特徴とする薄膜トランジスタの製造方法。
IPC (2)：
H01L 21/336
, H01L 29/784
