Pat

J-GLOBAL ID：200903092525292930

LDD構造のMIS型半導体装置およびその製造方法

Inventor： 松本 光市 ,  野口 ▲隆▼ ,  窪田 通孝
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1993284504
Publication number (International publication number)：1995115188
Application date： Oct. 18, 1993
Publication date： May. 02, 1995
Summary：

【要約】【目的】 本発明は、ゲート電極とドレイン電極との間の容量CGDを抑制して高周波特性を高め、LDD構造で浅い接合のソース・ドレインにおける低濃度拡散層の低抵抗化を図る。【構成】 半導体基板11上にゲート絶縁膜12とゲート電極13とを積層して形成し、ゲート電極13の両側の半導体基板11に低濃度拡散層15,16と高濃度拡散層17,18とからなるLDD構造のソース・ドレイン19,20を形成する。さらにゲート電極13の両側で低濃度拡散層15,16上に第1サイドウォールスペーサ21を形成し、その側壁側でかつ高濃度拡散層17,18の一部分上に第1サイドウォールスペーサ21よりも低い比誘電率の第2サイドウォールスペーサ22を形成する。そして第2サイドウォールスペーサ22の側壁側でかつ高濃度拡散層17,18上に、シリサイド層25,26を形成した積み上げ拡散層23,24を形成する。

Claim (excerpt)：

半導体基板上に形成したゲート絶縁膜と、前記ゲート絶縁膜の上面に形成したゲート電極と、前記ゲート電極の両側における前記半導体基板の表層に形成したもので、当該ゲート電極側に形成した低濃度拡散層と、当該低濃度拡散層を介して形成した高濃度拡散層とからなるソース・ドレインと、前記ゲート電極の両側で前記低濃度拡散層上に形成した第1サイドウォールスペーサと、前記各第1サイドウォールスペーサの側壁側でかつ前記高濃度拡散層の一部分上に形成したもので、前記第1サイドウォールスペーサよりも低い比誘電率を有する第2サイドウォールスペーサと、前記各第2サイドウォールスペーサの側壁側でかつ前記ソース・ドレインの高濃度拡散層上に形成した積み上げ拡散層とからなることを特徴とするLDD構造のMIS型半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/336