Pat

J-GLOBAL ID：200903092559170442

薄膜トランジスタおよびその製造方法

Inventor： 平松 雅人
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：2000083770
Publication number (International publication number)：2001274404
Application date： Mar. 24, 2000
Publication date： Oct. 05, 2001
Summary：

【要約】【課題】 凹凸の大きい、非単結晶半導体薄膜を活性層とした場合でも、リーク電流の小さい、良好な素子特性の薄膜トランジスタを提供する。【解決手段】 半導体薄膜からなり表面に10nm以上の凹凸を有する活性層102と、活性層102の表面上に形成されフッ素を含むシリコン窒化膜からなるゲート絶縁膜103と、ゲート絶縁膜103上に形成されるゲート電極104と、活性層102と電気的に接続されるソース・ドレイン電極105とを具備することを特徴とする薄膜トランジスタ。

Claim (excerpt)：

半導体薄膜からなり表面に10nm以上の凹凸を有する活性層と、前記活性層の前記表面上に形成されフッ素を含むシリコン窒化膜からなるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、前記活性層と電気的に接続されるソース・ドレイン電極とを具備することを特徴とする薄膜トランジスタ。

IPC (3)：

H01L 29/786 ,  H01L 21/318 ,  H01L 21/336

FI (3)：

H01L 21/318 B ,  H01L 29/78 617 T ,  H01L 29/78 618 Z

F-Term (41)：

5F058BD04 ,  5F058BD10 ,  5F058BF07 ,  5F058BF23 ,  5F058BH01 ,  5F058BH10 ,  5F058BJ01 ,  5F110AA06 ,  5F110AA12 ,  5F110BB01 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF03 ,  5F110FF07 ,  5F110FF30 ,  5F110FF40 ,  5F110GG02 ,  5F110GG13 ,  5F110GG22 ,  5F110GG25 ,  5F110GG47 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL23 ,  5F110NN04 ,  5F110NN23 ,  5F110NN35 ,  5F110PP01 ,  5F110PP03 ,  5F110PP10 ,  5F110PP13 ,  5F110PP35 ,  5F110PP38 ,  5F110QQ11