Pat
J-GLOBAL ID:200903092604087853

電子装置の製造方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1998338067
Publication number (International publication number):2000164712
Application date: Nov. 27, 1998
Publication date: Jun. 16, 2000
Summary:
【要約】【課題】 微細で高アスペクト比の接続孔により、低抵抗で信頼性の高い層間接続を達成できる電子装置の製造方法を提供する。【解決手段】 接続孔7底部に露出する下層導電層4表面に不所望に形成された自然酸化膜等5を、希ガスの放電プラズマ処理により清浄化するに際し、基板ステージ温度を100°C以上に制御する。減圧雰囲気中100°C以上で熱処理を加えた後、希ガスの放電プラズマ処理を適用してもよい。
Claim (excerpt):
被処理基体上の下層導電層上に形成された層間絶縁膜に、前記下層導電層に臨む接続孔を開口する工程、前記接続孔底部に露出した前記下層導電層表面を清浄化する工程、連続的に、少なくとも前記接続孔内に上層導電層を形成する工程を具備する電子装置の製造方法であって、前記清浄化工程は、前記被処理基体温度を、少なくとも100°C以上に制御しつつ、非酸化性ガスの放電プラズマ処理を施す工程を含むことを特徴とする電子装置の製造方法。
IPC (3):
H01L 21/768 ,  H01L 21/3065 ,  H05H 1/46
FI (3):
H01L 21/90 A ,  H05H 1/46 M ,  H01L 21/302 B
F-Term (59):
5F004AA06 ,  5F004AA09 ,  5F004AA14 ,  5F004AA16 ,  5F004BA05 ,  5F004BA14 ,  5F004BA20 ,  5F004BB22 ,  5F004BB26 ,  5F004CA04 ,  5F004CA06 ,  5F004DA23 ,  5F004DA24 ,  5F004DA29 ,  5F004DB03 ,  5F004EB01 ,  5F004EB03 ,  5F004FA01 ,  5F033GG00 ,  5F033GG02 ,  5F033HH04 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH26 ,  5F033HH27 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ04 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ20 ,  5F033JJ26 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK04 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK18 ,  5F033KK19 ,  5F033KK20 ,  5F033KK26 ,  5F033KK27 ,  5F033KK33 ,  5F033MM07 ,  5F033MM08 ,  5F033QQ14 ,  5F033QQ37 ,  5F033QQ92 ,  5F033QQ93 ,  5F033QQ94 ,  5F033QQ98 ,  5F033XX09
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page