Pat

J-GLOBAL ID：200903092725328033

半導体装置の作製方法

Inventor： 安達 広樹 ,  後藤 裕吾 ,  高山 徹 ,  宮永 昭治 ,  大谷 久 ,  張 宏勇 ,  竹村 保彦
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1994197514
Publication number (International publication number)：1995099324
Application date： Jul. 30, 1994
Publication date： Apr. 11, 1995
Summary：

【要約】【目的】 特性の優れた薄膜半導体素子を歩留り良く得る。【構成】 基板としてコーニング7059等のガラス基板を用い、基板をその歪み温度(歪み点)以上の温度でアニールをしたのち、その温度から歪み点以下の温度まで徐冷する。その後、下地膜を形成してTFT等の薄膜半導体素子を作製する。基板の歪み点以上の温度でのアニールと徐冷によって、基板はその後の熱処理において収縮が少なく、その結果、TFTの活性層や下地膜にクラック等が発生する確率が低下し、歩留りが向上する。さらに半導体の結晶化を促進させ、良好な特性が得られる。

Claim (excerpt)：

ガラス基板をその歪み点以上の第1の温度で熱アニールする第1の工程と、前記第1の温度から2°C/分以下の速度で歪み点以下の第2の温度まで徐冷する第2の工程と、基板上に下地膜を形成する第3の工程と、第1の温度を越えない第3の温度にて、基板を処理する第4の工程と、を有する半導体装置の作製方法。

IPC (5)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/20 ,  H01L 21/324 ,  H01L 27/12