Pat
J-GLOBAL ID：200903092738592902
論理シミュレータ
Inventor：
Applicant, Patent owner：
Agent (1)：
川▲崎▼ 研二
Gazette classification：公開公報
Application number (International application number)：1996007627
Publication number (International publication number)：1997198417
Application date： Jan. 19, 1996
Publication date： Jul. 31, 1997
Summary：
【要約】【課題】 開発済み論理回路を含む論理回路のシミュレーションの際に当該部分に関連した演算を削減し、短い所要時間で論理シミュレーションを行う。【解決手段】 シミュレーション実行部2は、ネットリスト10と入力テストベクタ11とに基づいて論理シミュレーションを実行し、その結果を表す出力テストベクタ12を出力する。マクロ生成部3は、入力テストベクタ11と出力テストベクタ12に基づいて、シミュレーション対象たる論理回路と等価なROMのROMコードを生成し、ROMマクロ13として保存する。以後行われる論理シミュレーションにおいてネットリスト10がROMマクロ13を引用して記述されている場合には、当該ROMマクロ13のROMコードがシミュレーション実行部2によって参照され、イベントの演算に使用される。
Claim (excerpt)：
論理回路を構成する各論理素子の接続状態を表現した回路接続情報に基づいて、前記論理回路に対し所定の入力信号を与えたときの動作のシミュレーションを実行する論理シミュレータにおいて、前記シミュレーションの実行結果に基づいて、前記論理回路若しくはその一部によって行われる論理演算と等価な論理演算を行うROMマクロを生成するマクロ生成手段を具備し、前記論理素子に関する記述として前記ROMマクロの記述を含んだ前記回路接続情報に基づいてシミュレーションを実行するようにしたことを特徴とする論理シミュレータ。
IPC (2)：
FI (2)：
G06F 15/60 664 K
, H03K 19/00 D
