Pat

J-GLOBAL ID：200903092744176414

乗算器

Inventor： 尾崎 靖
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992017339
Publication number (International publication number)：1993216626
Application date： Feb. 03, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】部分積の加算速度を速くすると共に、ハードウェアの規模の増大を抑える。【構成】2n×2nビットの乗算を(n+1)×nビットの乗算を4回繰り返すようにYHレジスタ1,YLレジスタ2,選択回路3、2次のブースのデコーダ4を構成する。

Claim (excerpt)：

2nビットの被乗数X,乗数Yのうちの乗数Yに2次のブースのアルゴリズムを用いてデコードし部分積生成回路の乗数側に入力しn×nビット(nは任意の自然数)の単精度乗算器により乗算する乗算器において、前記乗数Yをと表しこの乗数Yに対する2次のブースのアルゴリズムの式をEj =-2y2j+1+y2j+y2j-1 ...(c)としてこれをデコードするデコーダの入力を、(y2j+1,y2j,y2j-1)としてEj =-2y2j+1+y2j+y2j-1をデコードする場合と、(y2j+1+n,y2j+n,y2j-1+n)としてEj+n =-2y2j+1+n+y2j+n+y2j-1+nをデコードする場合とに切り替えるようにしたことを特徴とする乗算器。