Pat

J-GLOBAL ID：200903092793580425

半導体装置

Inventor： 百 瀬 寿 代 ,  岩 井 洋 ,  斎 藤 雅 伸 ,  大 黒 達 也 ,  小 野 瑞 城 ,  吉 富 崇 ,  中 村 新 一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995216827
Publication number (International publication number)：1996139324
Application date： Jul. 12, 1995
Publication date： May. 31, 1996
Summary：

【要約】【目的】 MIS型FETの駆動力向上。【構成】 p型基板1上に絶縁膜3を介してゲート電極2が形成される。基板1のゲート電極2直下のチャネル形成領域4両側にはn型ソース/ドレイン領域5,6が形成される。絶縁膜3はToxが2.5nm未満とされ、ゲート電極2の長さLg は0.3μm以下となる。また、FETは電源電圧が1.5V以下の回路で使用するのが望ましい。更に、MOSFETのゲート電極にショットキーダイオードを接続すれば、ノイズ等の過度電圧印加の際、このダイオードを破壊させることでゲート絶縁膜の破壊を防止できる。【効果】 駆動電力I及びコンダクタンスgmが向上し、トンネル電流Id2を減少させることができる。

Claim (excerpt)：

第一導電型の半導体基板と、該半導体基板上に絶縁膜を介して形成されたゲート電極と、該半導体基板のゲート電極直下に位置するチャネル形成領域の両側に形成された第二導電型のソース/ドレイン領域とを備え、前記絶縁膜の厚さがシリコン酸化膜換算で2.5nm未満、前記ゲート電極のゲート長が0.3μm以下であることを特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 27/06 ,  H01L 21/336

FI (4)：

H01L 29/78 301 G ,  H01L 27/06 311 C ,  H01L 29/78 301 P ,  H01L 29/78 301 J