Pat

J-GLOBAL ID：200903092796104020

出力バッファ回路

Inventor： 斉藤 寿明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 加藤 朝道
Gazette classification：公開公報
Application number (International application number)：1997116493
Publication number (International publication number)：1998294662
Application date： Apr. 18, 1997
Publication date： Nov. 04, 1998
Summary：

【要約】【課題】製造プロセスの工程追加による製造コストの増加を防ぎ、かつ高電圧出力バッファ回路の低消費電力化を可能にする出力バッファ回路の提供。【解決手段】中間電位発生回路によって、高電圧電源よりも十分低い所定の電圧を作り、その電圧をレベルシフト回路と出力回路のトランジスタのゲートに入力し、トランジスタの任意の2端子間の電位差を制限することにより、トランジスタのゲート耐圧を十分確保した上で高電圧を出力可能にする。さらに、中間電位発生回路をカレントミラー接続により構成にして、低消費電力動作を可能にするとともに、制御信号により出力バッファ回路未使用時にはGNDへの電流流出を遮断して、LSIの低消費電力化を実現する。

Claim (excerpt)：

出力端子と、前記出力端子に接続されたPチャネルトランジスタ及びNチャネルトランジスタ、を備えた出力回路と、入力信号の電圧レベルをレベル変換して前記出力回路の前記Pチャネルトランジスタ及び前記Nチャネルトランジスタに入力されるゲート電圧を制限するレベルシフト回路と、前記出力回路および前記レベルシフト回路のトランジスタに入力されるゲート電圧を作り、かつ、制御信号により高電圧出力バッファ未使用時には、グランド(GND)側への電流流出を遮断する中間電位発生回路と、を有することを特徴とする出力バッファ回路。

IPC (2)：

H03K 19/0175 ,  H03K 19/0185

FI (2)：

H03K 19/00 101 F ,  H03K 19/00 101 E