Pat

J-GLOBAL ID：200903092812593320

微細パターン、ゲート電極および量子細線の形成方法

Inventor： 松下 重治 ,  原田 八十雄
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 福島 祥人
Gazette classification：公開公報
Application number (International application number)：1994176328
Publication number (International publication number)：1996045963
Application date： Jul. 28, 1994
Publication date： Feb. 16, 1996
Summary：

【要約】【目的】 精度良く短時間で微細ゲート電極を形成する方法を提供することである。【構成】 GaAs基板1上にSiN膜2による段差を形成し、段差にECRプラズマCVD装置を用いてSiO2 膜4を形成する。段差の側壁に堆積したSiO2 膜4を極めて濃度の薄い緩衝フッ酸溶液を用いて選択的に除去することによりGaAs基板1上のSiO2 膜4に側壁に沿ったゲート開口部6を形成する。ゲート開口部6内にゲート金属を形成する。

Claim (excerpt)：

下地層上に段差を形成し、前記段差に絶縁膜を形成した後、前記段差の側壁に形成された絶縁膜を選択的に除去して前記下地層上の絶縁膜に前記側壁に沿った開口部を形成し、前記開口部内に所定の材料層を形成することを特徴とする微細パターンの形成方法。

IPC (6)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 21/306 ,  H01L 21/768 ,  H01L 29/06

FI (3)：

H01L 29/80 F ,  H01L 21/306 F ,  H01L 21/90 D