Pat

J-GLOBAL ID：200903092824976284

半導体装置の製造方法

Inventor： 高橋 真也 ,  伊藤 仁
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1995187148
Publication number (International publication number)：1997036323
Application date： Jul. 24, 1995
Publication date： Feb. 07, 1997
Summary：

【要約】【課題】溝の内壁に選択的に不純物拡散を行う方法において、素子分離酸化膜等のエッチングを抑制し、素子特性の向上を図る。【解決手段】半導体基板1に溝10を形成する工程と、溝10および半導体基板1上に所望の不純物を含有した絶縁膜6を堆積する工程と、溝10の内部の絶縁膜6上に保護膜7を形成する工程と、30°C以上の弗化水素水蒸気中において処理を行い保護膜7に被覆されていない部分の絶縁膜6を除去する工程と、保護膜7を除去する工程と、800°C以上の熱処理により絶縁膜6中の不純物を半導体基板1中に拡散させる工程とを具備し、保護膜7は弗化水素水蒸気処理に対してエッチング耐性を有する半導体装置の製造方法。

Claim (excerpt)：

半導体基板に溝を形成する工程と、前記溝および前記半導体基板上に所望の不純物を含有した絶縁膜を堆積する工程と、前記溝の内部の前記絶縁膜上に保護膜を形成する工程と、30°C以上の弗化水素水蒸気中において処理を行い前記保護膜に被覆されていない部分の前記絶縁膜を除去する工程と、前記保護膜を除去する工程と、800°C以上の熱処理により前記絶縁膜中の前記不純物を前記半導体基板中に拡散させる工程とを具備し、前記保護膜は前記弗化水素水蒸気処理に対してエッチング耐性を有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/76

FI (2)：

H01L 27/10 625 Z ,  H01L 21/76 L