Pat

J-GLOBAL ID：200903092892205768

線形回路の縮退方法及び装置

Inventor： 鎌田 裕
Applicant, Patent owner： 富士通株式会社
Agent (1)： 平戸 哲夫
Gazette classification：公開公報
Application number (International application number)：1999052066
Publication number (International publication number)：2000252362
Application date： Mar. 01, 1999
Publication date： Sep. 14, 2000
Summary：

【要約】【課題】線形回路の縮退方法に関し、インダクタンスを含む線形回路を複素数値を含まない線形回路に縮退することができるようにし、例えば、回路解析による配線シミュレーションの対象である配線をインダクタンスを含む線形回路にモデリングしても、複素数値を含む回路データを扱うことができない回路シミュレータによりシミュレーションすることができるようにする。【解決手段】縮退対象であるインダクタンスを含む線形回路の全回路データを入力し、PACTによる等価変換と配線シミュレーションに不必要なハイパスフィルタの削除とを順に行い、その後、複素数値を含む縮退された線形回路を複素数値を含まない線形回路に等価変換することにより、縮退対象であるインダクタンスを含む線形回路を複素数値を含まない線形回路に縮退する。

Claim (excerpt)：

インダクタンスを含む第1の線形回路を内部アドミタンス行列を対角化してなる第2の線形回路に等価変換する工程と、前記第2の線形回路から、目的とするシミュレーションに不必要な複素共役な部分回路を削除して第3の線形回路に縮退する工程と、前記第3の線形回路を複素数値を含まない第4の線形回路に等価変換する工程とを含んでいることを特徴とする線形回路の縮退方法。

IPC (3)：

H01L 21/82 ,  G01R 31/28 ,  G06F 17/50

FI (3)：

H01L 21/82 W ,  G01R 31/28 F ,  G06F 15/60 668 G

F-Term (11)：

2G032AA10 ,  2G032AC08 ,  5B046AA08 ,  5B046BA04 ,  5B046JA04 ,  5F064CC22 ,  5F064CC23 ,  5F064CC30 ,  5F064EE45 ,  5F064EE47 ,  5F064HH09