Pat
J-GLOBAL ID：200903092948247302
MOS半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
柿本 恭成
Gazette classification：公開公報
Application number (International application number)：1993116029
Publication number (International publication number)：1994333943
Application date： May. 18, 1993
Publication date： Dec. 02, 1994
Summary：
【要約】【目的】 サリサイド構造をなすMOSトランジスタの電流駆動能力の向上、接合リーク電流の低減、製造工程数の削減、トランジスタ特性の信頼性の向上、ホットエレクトロン耐性の向上、及び耐熱性の向上等を図る。【構成】 全面に高融点金属膜110を形成し、2段階短時間熱処理法を用い、該高融点金属膜110を、ゲート電極105上及びソース/ドレイン領域に、自己整合的にシリサイド化する。このシリサイド化された高融点金属シリサイド膜111a,111b中に不純物をイオン注入し、該シリイサイド膜111a,111bからの固相拡散によってソース/ドレイン領域の高濃度拡散層を形成する。その後、ソース/ドレイン領域におけるゲート電極105近傍の低濃度拡散層を形成する。さらに、シリサイド膜111a,111b上に、ストレス緩和のためのシリコン窒化膜を形成し、さらにその上に層間絶縁膜を形成する。
Claim (excerpt)：
サリサイド構造をなすMOS半導体装置の製造方法において、シリコン基板上に、選択的にゲート酸化膜を介してゲート電極を形成した後、それらの全面にシリコン酸化膜、シリコン窒化膜及びアモルファスシリコン膜を順次形成する第1の工程と、異方性のドライエッチング法を用いて前記アモルファスシリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールスペーサを形成する第2の工程と、前記シリコン窒化膜及びシリコン酸化膜を異なるエッチング液によって順にエッチング除去する第3の工程と、前記シリコン基板上に高融点金属膜を形成した後、2段階短時間熱処理法を用いて該高融点金属膜を前記ゲート電極上及びソース/ドレイン領域に自己整合的にシリサイド化すると共に、そのシリサイド化時において未反応の高融点金属膜をエッチング液で選択的にエッチング除去する第4の工程と、前記シリサイド化された高融点金属のシリサイド膜中に、ソース/ドレイン領域の低濃度拡散層形成のための不純物をイオン注入する第5の工程と、前記シリサイド膜とシリコン基板の界面に、ソース/ドレイン領域の高濃度拡散層形成のための不純物をイオン注入する第6の工程と、前記シリコン基板上に、シリコン酸化膜と層間絶縁膜を順に形成する第7の工程と、熱処理を行って前記層間絶縁膜を平滑化すると共に、前記シリサイド膜からソース/ドレイン領域へ、固相拡散による不純物のドライブインを行う第8の工程と、前記ゲート電極及びソース/ドレイン領域とバリアメタルを含むメタル配線とのコンタクトをとる第9の工程とを、順に施すことを特徴とするMOS半導体装置の製造方法。
IPC (5)：
H01L 21/336
, H01L 29/784
, H01L 21/265
, H01L 21/28 301
, H01L 21/316
H01L 29/78 301 P
, H01L 21/265 P
