Pat

J-GLOBAL ID：200903092962551391

半導体装置

Inventor： 永野 博文
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：2001137050
Publication number (International publication number)：2002334991
Application date： May. 08, 2001
Publication date： Nov. 22, 2002
Summary：

【要約】【課題】 サージ電圧が印加された場合においても、トランジスタの破壊を防止することが可能な半導体装置の提供。【解決手段】 半導体基板表面に設けられたN型のエピタキシャル層13及びP-型のリサーフ領域14と、リサーフ領域14の表面領域に設けられたP+型のドレイン領域15と、エピタキシャル層13の表面領域に形成されたソース領域16と、ソース領域16とリサーフ領域14の相互間に位置するエピタキシャル層13の表面領域にゲート絶縁膜17を介して形成されたゲート19と、エピタキシャル層13内に形成されたN+型の拡散層20と、リサーフ領域14に設けられた溝内に埋め込まれるように形成されたドレインコンタクト電極23とを具備する。

Claim (excerpt)：

半導体基板表面の第1の領域に少なくとも設けられた第1導電型の第1の半導体層と、前記半導体基板表面の第2の領域に設けられた第2導電型のリサーフ領域と、前記リサーフ領域の表面領域に設けられた第2導電型のドレイン領域と、前記第1の半導体層の表面領域に前記リサーフ領域から離間して形成された第2導電型のソース領域と、前記ソース領域とリサーフ領域の相互間に位置する前記第1の半導体層の表面領域にゲート絶縁膜を介して形成されたゲートと、前記第1の半導体層内に形成され、前記第1の半導体層に電位を供給する第1導電型の第2の半導体層と、前記リサーフ領域に設けられた溝内に埋め込まれるように形成され、前記リサーフ領域と電気的に接続するコンタクト電極とを具備することを特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 21/28 ,  H01L 21/3205

FI (4)：

H01L 21/28 L ,  H01L 29/78 301 S ,  H01L 29/78 301 X ,  H01L 21/88 J

F-Term (45)：

4M104AA01 ,  4M104AA09 ,  4M104CC01 ,  4M104DD06 ,  4M104DD26 ,  4M104FF01 ,  4M104FF27 ,  4M104FF32 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG18 ,  5F033GG03 ,  5F033HH07 ,  5F033JJ01 ,  5F033JJ07 ,  5F033KK01 ,  5F033MM30 ,  5F033NN12 ,  5F033QQ58 ,  5F033QQ65 ,  5F033VV00 ,  5F033XX33 ,  5F140AA25 ,  5F140AC01 ,  5F140AC21 ,  5F140BA01 ,  5F140BA16 ,  5F140BD05 ,  5F140BD18 ,  5F140BD19 ,  5F140BF01 ,  5F140BF04 ,  5F140BF53 ,  5F140BH05 ,  5F140BH08 ,  5F140BH17 ,  5F140BH18 ,  5F140BH19 ,  5F140BH30 ,  5F140BH43 ,  5F140BH49 ,  5F140BJ27 ,  5F140BK13 ,  5F140BK14