Pat

J-GLOBAL ID：200903093049528543

整流素子およびその製造方法

Inventor： 酒井 達郎 ,  谷内 利明 ,  山下 暢彦 ,  松本 聡 ,  金 逸中
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 中村 純之助
Gazette classification：公開公報
Application number (International application number)：1994051777
Publication number (International publication number)：1995263717
Application date： Mar. 23, 1994
Publication date： Oct. 13, 1995
Summary：

【要約】【目的】トレンチMOSバリアショットキー整流素子の溝底部にもショットキー接合を形成することによって電流密度の向上と電極間容量の低減をはかり、所要の電流容量を実現するためのチップサイズの小型化と、静電容量の低減ならびにチップコストの低減をはかることにある。【構成】低抵抗半導体基板上に、凸部を有する高抵抗層を設け、凸部の側面部に絶縁層を配設し、高抵抗層を不純物濃度の異なる2種類の領域に分けて、アノード電極と接触する凸部の上面部と溝部の底面部にショットキー接合を構成し、アノード電極が接続されている領域以外に接続するカソード電極を配設した整流素子と、その製造方法。

Claim (excerpt)：

半導体基板と金属とを接触させた整流性のショットキー接合を有するショットキーバリア整流素子であって、低抵抗半導体基板上に、凸部を有する高抵抗層を設け、上記凸部の側面部には絶縁層を配設し、上記高抵抗層を不純物濃度の異なる2種類の領域に分けて、導電性金属からなるアノード電極と接触する上記凸部の上面部と、溝部の底面部にショットキー接合を有する構成となし、上記アノード電極が接続されている領域以外に接続するカソード電極を少なくとも配設してなることを特徴とする整流素子。