Pat

J-GLOBAL ID：200903093063854194

半導体装置、およびその製造方法

Inventor： 石渡 統 ,  長安 芳彦 ,  藤島 直人 ,  西澤 正人 ,  古森 敏夫 ,  長野 恵
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山田 稔
Gazette classification：公開公報
Application number (International application number)：1992085322
Publication number (International publication number)：1993291171
Application date： Apr. 07, 1992
Publication date： Nov. 05, 1993
Summary：

【要約】【目的】 Bからなるベース拡散層上に、Pからなるエミッタ層を拡散形成する際に発生するエミッタプッシュ効果によるベース拡散層の押し込み量を抑制し、接合面を精密に制御し、高性能の半導体装置を実現する。【構成】 ベース拡散層上に、Pをイオン注入し、エミッタ拡散処理における温度の真性キャリア密度以上の濃度領域を形成しながらエミッタ拡散処理を行う。これにより、鎖線9、10に示すように、ベース拡散層のBの拡散深さを抑制することが可能となり、エミッタプッシュ効果による押し込みを抑制することができる。

Claim (excerpt)：

シリコン半導体基板上にボロンを含むp型拡散層上に、燐をイオン注入するイオン注入工程と、注入された燐を所定温度で熱処理することによりn型拡散層を形成する熱処理工程とを有する半導体装置の製造方法において、前記n型拡散層の少なくとも1部に、前記所定温度における真性キャリア密度より濃度の高い高濃度領域を形成することを特徴とする半導体装置の製造方法。

FI (2)：

H01L 21/265 W ,  H01L 21/265 A

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭51-064874
  
• 特開昭47-012867
  
• 特開昭49-038584