Pat

J-GLOBAL ID：200903093099506990

メモリセルおよびそれを備える不揮発性半導体記憶装置

Inventor： 大中道 崇浩 ,  味香 夏夫
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997241354
Publication number (International publication number)：1999087658
Application date： Sep. 05, 1997
Publication date： Mar. 30, 1999
Summary：

【要約】【課題】 低電圧電源を用いて信頼性が高く高速読出動作が可能で、かつ低コストで製造可能な不揮発性半導体記憶装置を提供する。【解決手段】 メモリセルアレイ104は、メモリセルトランジスタMCと各メモリセルトランジスタに対応するセル選択トランジスタMSとを含む。メモリセルSGデコーダ114は、選択された行に対応するセル選択線MLに電位を供給する。セル選択トランジスタMSは、セル選択線MLの電位により、メモリセルトランジスタMCを介してビット線とソース線との間を流れる電流の導通経路を開閉する。この結果、読出動作時に、非選択のメモリセルトランジスタから流れるリーク電流の影響を抑えることができる。

Claim (excerpt)：

半導体基板上に形成される不揮発性半導体記憶装置であって、複数の行および複数の列に配列された複数のメモリセルと、前記複数の行のそれぞれに対応して設けられた複数のワード線と、前記複数の列のそれぞれに対応して設けられた複数のビット線と、第1の電位を供給するソース線とを備え、前記複数のメモリセルの各々は、メモリセルトランジスタと、MOSトランジスタとを含み、各前記メモリセルトランジスタは、対応する前記ワード線により電位が制御されるコントロールゲートと、前記コントロールゲートの電位に制御され、互いに導通/非導通状態になるソースおよびドレインと、フローティングゲートとを含み、各前記MOSトランジスタは、対応する前記メモリセルトランジスタを介して前記ビット線と前記第1の電位との間を流れる電流の導通経路を選択的に開閉し、同一の行に属する前記複数のMOSトランジスタは、ゲート層を共有し、前記同一の行のそれぞれに対応して、複数の金属配線をさらに備え、前記複数の金属配線のそれぞれは、対応する前記ゲート層の上方に複数の接続孔を有する絶縁膜を介在して配置され、各前記金属配線は、対応する前記ゲート層といずれかの対応する前記接続孔を介して接続され、外部アドレス信号に応答して、前記各金属配線に選択的に電位を供給するスイッチ選択手段をさらに備える、不揮発性半導体記憶装置。

IPC (6)：

H01L 27/115 ,  G11C 16/04 ,  G11C 16/06 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

H01L 27/10 434 ,  G11C 17/00 623 A ,  G11C 17/00 635 ,  H01L 29/78 371