Pat

J-GLOBAL ID：200903093143335260

半導体装置の製造方法

Inventor： 伊藤 仁 ,  伊藤 仁 ,  森 重哉
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1994053472
Publication number (International publication number)：1995263551
Application date： Mar. 24, 1994
Publication date： Oct. 13, 1995
Summary：

【要約】【構成】 半導体基板1-1 上に形成される第1の導電層1-13上に開口部を有する絶縁層1-8 を該半導体基板1-1 上に形成するとともに、第2の導電層1-14を化学的気相堆積法により堆積する場合において前記絶縁層1-8 の表面材料と比べて選択的に堆積しにくい表面材料からなる保護膜1-9 を、前記絶縁層1-8 上に選択的に形成する工程と、前記開口部の内部に前記第2の導電層1-14を化学的気相堆積法により選択的に埋め込む工程と、前記保護膜1-9 を除去する工程とを具備したことを特徴とする半導体装置の製造方法。【効果】 接続孔領域以外にW が堆積しても、このW を容易に除去することができる。

Claim (excerpt)：

半導体基板上に形成される第1の導電層上に開口部を有する絶縁層を該半導体基板上に形成するとともに、第2の導電層を化学的気相堆積法により堆積する場合において前記絶縁層の表面材料と比べて選択的に堆積しにくい表面材料からなる保護膜を、前記絶縁層上に選択的に形成する工程と、前記開口部の内部に前記第2の導電層を化学的気相堆積法により選択的に埋め込む工程と、前記保護膜を除去する工程とを具備したことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/768 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (4)：

H01L 21/90 A ,  H01L 21/90 K ,  H01L 27/08 321 F ,  H01L 29/78 301 M