Pat

J-GLOBAL ID：200903093158019330

電力用半導体素子

Inventor： 中山 和也 ,  北川 光彦 ,  山口 正一 ,  長谷川 滋
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1994004644
Publication number (International publication number)：1994275818
Application date： Jan. 20, 1994
Publication date： Sep. 30, 1994
Summary：

【要約】 (修正有)【目的】 優れたターンオン特性及びターンオフ特性を有する電力用半導体素子を提供する。【構成】 第1導電型のエミッタ層1上に形成された第2導電型のベース層3上に第1導電型のベース層4、第2導電型のエミッタ層5及び第1導電型の高濃度層13が形成され、第1導電型のベース層内に第2導電型のエミッタ層と所定の間隔を隔てて形成された第2導電型のソース層6が、第2導電型のエミッタ層内に高濃度層と所定の間隔を隔てて第1導電型のソース層12が形成され、第2導電型のソース層と第2導電型のエミッタ層に挾まれた領域上に第1のゲート絶縁膜9を介して第1のゲート電極10が、第1導電型の高濃度層と第1導電型のソース層に挾まれた領域上に第2のゲート絶縁膜を介して第2のゲート電極11が形成されている。第1導電型のエミッタ層上には第1の主電極が、第1導電型のベース層、第2導電型のソース層及び第1導電型のソース層に同時にコンタクトするように第2の主電極が形成されている。

Claim (excerpt)：

第1導電型のエミッタ層と、この第1導電型のエミッタ層に接するように形成された第2導電型のベース層と、この第2導電型のベース層に接し且つ前記第1導電型のエミッタ層に接しないように形成された第1導電型のベース層と、この第1導電型のベース層に接し且つ前記第2導電型のベース層に接しないように形成された第2導電型のソース層と、前記第2導電型のベース層に接し且つ前記第1導電型のベース層に接しないように形成された第1導電型のフローティング層と、第1導電型の第1の介在領域を介して前記第2導電型のソース層と接続された第2導電型のエミッタ層と、第2導電型の第2の介在領域を介して前記第1導電型のフローティング層と接続された第1導電型の仲介領域と、前記第2導電型のソース層と前記第2導電型のエミッタ層との間の前記第1の介在領域上にゲート絶縁膜を介して形成された第1のゲート電極と、前記第1導電型のフローティング層と前記第1導電型の仲介領域との間の前記第2の介在領域上にゲート絶縁膜を介して形成された第2のゲート電極と、前記第1導電型のエミッタ層に接続された第1の主電極と、前記第1導電型のベース層、第2導電型のソース層および前記第1導電型の仲介領域に接続された第2の主電極とを具備する電力用半導体素子。

IPC (3)：

H01L 29/74 ,  H01L 21/336 ,  H01L 29/784