Pat

J-GLOBAL ID：200903093158095568

半導体装置の製造方法

Inventor： 久保 誠
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998216649
Publication number (International publication number)：2000049227
Application date： Jul. 31, 1998
Publication date： Feb. 18, 2000
Summary：

【要約】【課題】 半導体装置の製造方法で、特に多層配線構造を有する半導体装置の層間絶縁膜を少ない工程で形成するための製造方法。【解決手段】 配線パターン2が形成された半導体基板1の上に、第一の絶縁膜3であるリフローSiO2膜、SOG膜、TEOS膜、BPSG膜を成膜直後に、O2プラズマ処理で各成膜の中の水分を抜き、その後N2プラズマ処理で膜表面を緻密にする。

Claim (excerpt)：

少なくとも表面に素子または配線パターンを有する半導体基板の上に第一絶縁膜を堆積させる第一堆積工程と、この第一堆積工程で堆積された第一絶縁膜の上に第二絶縁膜を堆積する第二堆積工程と、この第二堆積工程で堆積された第二絶縁膜の表面にO2ガスによるプラズマ処理を施すO2プラズマ処理工程と、このO2プラズマ処理工程後に前記第二絶縁膜の表面にN2ガスによるプラズマ処理を施すN2プラズマ処理工程とを有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 21/31 ,  H01L 21/316

FI (4)：

H01L 21/90 M ,  H01L 21/31 C ,  H01L 21/316 G ,  H01L 21/302 N

F-Term (50)：

5F004AA01 ,  5F004BA03 ,  5F004CB11 ,  5F004DA25 ,  5F004DA26 ,  5F004DB03 ,  5F004DB06 ,  5F004EB03 ,  5F033AA61 ,  5F033DA01 ,  5F033EA02 ,  5F033EA03 ,  5F033EA06 ,  5F033EA11 ,  5F033EA21 ,  5F033EA25 ,  5F033EA27 ,  5F033EA33 ,  5F045AA06 ,  5F045AA07 ,  5F045AA08 ,  5F045AB32 ,  5F045AB35 ,  5F045AB36 ,  5F045AC01 ,  5F045AD03 ,  5F045AD04 ,  5F045AE25 ,  5F045AF03 ,  5F045BB02 ,  5F045BB10 ,  5F045CB05 ,  5F045DC52 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD06 ,  5F058BD07 ,  5F058BD15 ,  5F058BF03 ,  5F058BF04 ,  5F058BF07 ,  5F058BF23 ,  5F058BF25 ,  5F058BF46 ,  5F058BF54 ,  5F058BF59 ,  5F058BF60 ,  5F058BF73 ,  5F058BF74

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-059324   Applicant：日本電信電話株式会社