Pat

J-GLOBAL ID：200903093159300556

シリアル通信用集積回路

Inventor： 内場 誠 ,  櫛下町 政隆
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1995223350
Publication number (International publication number)：1997069074
Application date： Aug. 31, 1995
Publication date： Mar. 11, 1997
Summary：

【要約】【課題】本発明は、複数のプリント板ユニット間で、信号を送受信するシリアル通信用集積回路に関し、回路規模が小さく、信号の伝送効率が高く、さらに、MPUの処理効率の高い、シリアル通信用集積回路を実現することを目的とする。【解決手段】マスタプリント板ユニットと複数のスレーブプリント板ユニット間で、複数の信号の送受信を行なうシリアル通信用集積回路において、マスタプリント板ユニットの制御回路からの複数ビットのパラレル信号を、シリアル信号に変換して、スレーブプリント板ユニットに送信するパラレル/シリアル変換回路と、スレーブプリント板ユニットの制御回路からの受信したシリアル信号を、複数ビットのパラレル信号に変換して、マスタプリント板ユニットの制御回路に送信するシリアル/パラレル変換回路とを設け構成する。

Claim (excerpt)：

マスタプリント板ユニットと複数のスレーブプリント板ユニット間で、複数の信号の送受信を行なうシリアル通信用集積回路において、前記マスタプリント板ユニットの制御回路からの複数ビットのパラレル信号を、シリアル信号に変換して、前記スレーブプリント板ユニットに送信するパラレル/シリアル変換回路と、前記スレーブプリント板ユニットからの受信したシリアル信号を、複数ビットのパラレル信号に変換して、前記マスタプリント板ユニットの制御回路に送信するシリアル/パラレル変換回路と、前記パラレル/シリアル変換回路と前記シリアル/パラレル変換回路の動作タイミング信号を生成するタイミング生成部と、を設けたことを特徴とするシリアル通信用集積回路。