Pat

J-GLOBAL ID：200903093176453463

ゲートアレイ回路

Inventor： 新舟 剛夫
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993059777
Publication number (International publication number)：1994275718
Application date： Mar. 19, 1993
Publication date： Sep. 30, 1994
Summary：

【要約】【目的】マスクドゲートアレイの有する、動作スピードが高く、ゲート数が多い等の利点と、FPGAの有する、ユーザの手元で所望の回路をプログラム可能であるという利点を共に活かす。【構成】マスクドゲートアレイ(GA)12とSRAM型のFPGA32とを同一ASICチップ11内に設け、上記SRAM型のFPGA32の配線情報を記憶した不揮発メモリとしてのROM14を上記ASICチップ11に接続して構成する。

Claim (excerpt)：

マスクドゲートアレイとSRAM型のFPGAとを同一集積回路内に設け、上記SRAM型のFPGAの配線情報を記憶したROMを上記集積回路に接続してなることを特徴とするゲートアレイ回路。

IPC (2)：

H01L 21/82 ,  H01L 27/118

FI (2)：

H01L 21/82 A ,  H01L 21/82 M