Pat

J-GLOBAL ID：200903093189497192

半導体集積回路装置及びその製造方法

Inventor： 平本 俊郎 ,  丹場 展雄 ,  宇佐美 正己 ,  池田 隆英 ,  田中 一雄 ,  渡辺 篤雄 ,  磯村 悟 ,  菊池 俊之 ,  小泉 亨
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1994303596
Publication number (International publication number)：1995263539
Application date： Dec. 07, 1994
Publication date： Oct. 13, 1995
Summary：

【要約】【目的】 分離溝によって半導体素子間を分離する半導体集積回路装置の電気的信頼性を向上させる。また、半導体集積回路装置の製造歩留まりを高める。【構成】 半導体集積回路装置は、半導体素子が形成される活性領域を囲むように設けられた素子間分離用の第1分離溝7と、さらに前記第1分離溝7の外周の少なくとも一部を囲むように設けられた第2分離溝8を含む。また、絶縁層上に積層されたシリコン層の能動領域と素子分離領域とがこのシリコン層の主面から前記絶縁層に到達する分離溝60で互いに絶縁分離される半導体集積回路装置において、前記シリコン層の能動領域、素子分離領域の夫々に同一の固定電位を供給する。また、半導体集積回路装置の製造方法は、半導体素子が形成される活性領域を囲むように第1分離溝7を形成する工程と、前記第1分離溝7の少なくとも一部を囲む第2分離溝8を形成する工程とを同時に行う。

Claim (excerpt)：

半導体基板に素子間分離用の分離溝を設け、前記分離溝によって囲まれた活性領域に半導体素子を形成した半導体集積回路装置であって、前記半導体素子を形成した活性領域の外周に前記活性領域の全周を囲む第1分離溝を設け、前記第1分離溝の外周に前記第1分離溝の少なくとも一部を囲む第2分離溝を設けたことを特徴とする半導体集積回路装置。

IPC (8)：

H01L 21/76 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8249 ,  H01L 27/06 ,  H01L 27/12 ,  H01L 21/331 ,  H01L 29/73

FI (5)：

H01L 21/76 L ,  H01L 27/04 G ,  H01L 27/06 321 C ,  H01L 27/06 321 E ,  H01L 29/72