Pat

J-GLOBAL ID：200903093219876843

積層型半導体装置およびその製造方法

Inventor： 須賀原 和之 ,  岩松 俊明 ,  一法師 隆志 ,  味香 夏夫 ,  小川 敏明
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992164593
Publication number (International publication number)：1993198739
Application date： Jun. 23, 1992
Publication date： Aug. 06, 1993
Summary：

【要約】【目的】 基板同士を比較的低温の熱処理で貼合わせることにより、デバイス特性に悪影響を及ぼすことなく積層型半導体装置を形成する.【構成】 第1のデバイスを形成した第1の半導体基板51上を層間絶縁層57で覆い、その上に平坦化した多結晶シリコン層58を形成する。この多結晶シリコン層58表面に、一方で第2の半導体基板上に形成された高融点金属層61の表面を密着するとともに、700°C以下の熱処理を施し、高融点金属層61をシリサイド化させることにより、第1の半導体基板51と第2の半導体基板59とを接合固定する。

Claim (excerpt)：

第1の半導体基板と、この第1の半導体基板の一主面上に形成されたシリコン層と、このシリコン層上に形成された高融点金属シリサイド層と、一主面が前記高融点金属シリサイド層の表面と接合された第2の半導体基板とを備えた積層型半導体装置。

IPC (3)：

H01L 27/00 301 ,  H01L 27/12 ,  H01L 29/784