Pat
J-GLOBAL ID：200903093242490472
シリコンオンインシュレータを用いたDRAMおよびその製造方法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993336876
Publication number (International publication number)：1994232367
Application date： Dec. 28, 1993
Publication date： Aug. 19, 1994
Summary：
【要約】【目的】 後続熱処理によるトランジスタの特性劣化を防止し、プレート接地を容易にできるSOIを用いたDRAMおよびその製造方法を提供する。【構成】 第1シリコン基板上にシェル部分と周辺領域とを区分けし後、メモリ素子が形成されるシェル部分のみを周辺より深く掘下げ、活性領域を分離するための素子分離方法として第1絶縁層を形成し、その上に活性領域とコンデンサとを連結するコンタクトを開けて第1導電層を形成した後パターニングしてストレージノードを形成し、その上にコンデンサ誘電膜を形成し、その上にポリシリコンを形成した後パターニングしてプレートノードを形成し、その上に第2絶縁層を形成した後熱処理して平坦化し、平坦面上に第2シリコン基板をボンディングし、第1基板の後側部分をCMP方法で平坦化して活性領域を露出させ、活性領域内にスイッチング素子を形成した後第3絶縁層を塗布しビットラインを形成する。
Claim (excerpt)：
第1シリコン基板上にセル部分と周辺領域とを区分した後、メモリ素子が形成されるセル部分のみを周辺よりも深く掘下げる工程と、活性領域を分離するための素子分離方法として第1絶縁層を形成する工程と、前記第1絶縁層上に活性領域とコンデンサとを連結するコンタクトを開けて第1導電層を形成した後、パターニングしてストレージノードを形成する工程と、前記ストレージノード上にコンデンサ誘電膜を形成する工程と、前記コンデンサ誘電膜上にポリシリコンを形成した後、パターニングしてプレートノードを形成する工程と、前記プレートノード上に第2絶縁層を形成した後、熱処理して平坦化する工程と、平坦面上に第2シリコン基板をボンディングする工程と、前記第1基板の後側部分をCMP方法で平坦化して前記活性領域を露出させる工程と、前記活性領域内にスイッチング素子を形成した後、第3絶縁層を塗布しビットラインを形成する工程とからなることを特徴とする、シリコンオンインシュレータを用いたDRAMの製造方法。
IPC (2)：
FI (2)：
H01L 27/10 325 G
, H01L 27/10 325 L
Cited by examiner (6)
Show all
Return to Previous Page
