Pat
J-GLOBAL ID：200903093251487794

絶縁ゲート型電界効果トランジスタおよびその製造方法

Inventor：
林田 茂樹

About 林田 茂樹

, 
遠藤 哲郎

About 遠藤 哲郎

, 
舛岡 富士雄

About 舛岡 富士雄


Applicant, Patent owner：
通信・放送機構

About 通信・放送機構

, 
シャープ株式会社

About シャープ株式会社


Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999179627
Publication number (International publication number)：2001007330
Application date： Jun. 25, 1999
Publication date： Jan. 12, 2001
Summary：
【要約】【課題】 短チャネル効果を抑制できる上、低電圧駆動が容易な絶縁ゲート型電界効果トランジスタを提供する。【解決手段】 P型ウエル2の表面に、N型ソース領域12s、N型ドレイン領域12dと、ソース側LDD領域7s、ドレイン側LDD領域7dと、ゲート電極5を備える。P型でウエル2表面の不純物濃度以上のピーク不純物濃度を有し、上記領域7s、7dと上記ウエル2との境界に沿ってそれらの領域7s、7dを囲むように設けられたソース側ハロー注入領域8a、ドレイン側ハロー注入領域8bを備える。ソース側ハロー注入領域8aのうちゲート電極5直下の部分14のピーク不純物濃度が、ソース側ハロー注入領域8aのうち残りの部分のピーク不純物濃度よりも低く設定されている。
Claim (excerpt)：
P型とN型とのうち一方の導電型を有するウエル又は半導体基板の表面に、P型とN型とのうち他方の導電型を有し、互いに離間して設けられたソース領域、ドレイン領域と、上記他方の導電型を有し、上記ソース領域、ドレイン領域からそれぞれ互いに接近する向きに延びるソース側LDD領域、ドレイン側LDD領域と、上記ソース側LDD領域と上記ドレイン側LDD領域との間のチャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、上記一方の導電型で上記ウエル又は半導体基板の表面不純物濃度以上のピーク不純物濃度を有し、上記ソース側LDD領域、ドレイン側LDD領域と上記ウエル又は半導体基板との境界に沿って上記ソース側LDD領域、ドレイン側LDD領域を囲むように設けられたソース側ハロー注入領域、ドレイン側ハロー注入領域とを備え、上記ソース側ハロー注入領域のうち上記ゲート電極直下の部分のピーク不純物濃度が、上記ソース側ハロー注入領域のうち残りの部分のピーク不純物濃度よりも低く設定されていることを特徴とする絶縁ゲート型電界効果トランジスタ。
IPC (4)：
H01L 29/78 ,  H01L 21/336 ,  H01L 21/8238 ,  H01L 27/092
FI (3)：
H01L 29/78 301 L ,  H01L 27/08 321 E ,  H01L 27/08 321 C
F-Term (34)：
5F040DA01 ,  5F040DC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EF02 ,  5F040EF18 ,  5F040EM02 ,  5F040EM03 ,  5F040FA03 ,  5F040FA05 ,  5F040FB02 ,  5F040FC13 ,  5F040FC19 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BA02 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB11 ,  5F048BB18 ,  5F048BC03 ,  5F048BC05 ,  5F048BC06 ,  5F048BC07 ,  5F048BD04 ,  5F048BD09 ,  5F048BE01 ,  5F048BE03 ,  5F048BF06 ,  5F048BG12 ,  5F048DA18 ,  5F048DA25
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM