Pat

J-GLOBAL ID：200903093282167330

半導体装置の製造方法

Inventor： 長野 能久 ,  井上 敦雄 ,  有田 浩二 ,  上本 康裕 ,  藤井 英治 ,  大槻 達男
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993194617
Publication number (International publication number)：1995050394
Application date： Aug. 05, 1993
Publication date： Feb. 21, 1995
Summary：

【要約】【目的】 強誘電体膜または高誘電体膜を容量絶縁膜とする容量素子のリーク電流の増加および絶縁耐圧の低下を防止する。【構成】 半導体集積回路が作り込まれたシリコン基板1の層間絶縁膜6の上に、下電極7、強誘電体膜または高誘電体膜などの容量絶縁膜8および上電極9からなる容量素子10を形成する工程と、容量素子10の上に第1の保護膜11を形成する工程と、第1の保護膜11にコンタクトホール12a,12bを形成する工程と、金属配線13a,13bを形成する工程と、金属配線13a,13bを覆って第2の保護膜14を形成する工程と、容量素子10の上の第2の保護膜14を除去する工程と、容量素子10を熱処理する工程と、第3の保護膜16を形成する工程からなる。

Claim (excerpt)：

半導体集積回路が作り込まれた支持基板の絶縁膜の上に、下電極、強誘電体膜または高誘電率を有する誘電体膜などの容量絶縁膜および上電極からなる容量素子を形成する工程と、前記容量素子の上に第1の保護膜を形成する工程と、前記第1の保護膜に前記上電極および下電極に通ずるコンタクトホールを形成する工程と、前記コンタクトホールを通して上電極、下電極にそれぞれ接続する金属配線を形成する工程と、前記金属配線を覆って第2の保護膜を形成する工程と、少なくとも前記コンタクトホール部分の第2の保護膜を除去する工程と、前記容量素子を熱処理する工程と、少なくとも前記コンタクトホール部分を覆って第3の保護膜を形成する工程とを有する半導体装置の製造方法。

IPC (8)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/04 C ,  H01L 27/10 325 J ,  H01L 29/78 371