Pat

J-GLOBAL ID：200903093328027384

半導体装置

Inventor： 藤岡 美緒 ,  蒲原 史朗 ,  飯田 哲也 ,  藤岡 徹 ,  黒谷 欣吾
Applicant, Patent owner： 株式会社ルネサステクノロジ
Agent (1)： 秋田 収喜
Gazette classification：公開公報
Application number (International application number)：2002222346
Publication number (International publication number)：2004063922
Application date： Jul. 31, 2002
Publication date： Feb. 26, 2004
Summary：

【課題】大電流を維持した状態で、ホットエレクトロンによる劣化を緩和する。【解決手段】ゲート絶縁膜4の上部に形成されたゲート電極20と、第2導電型領域からなるソース5と、ゲート電極20から離れて配置された第2導電型領域からなるドレイン9と、ドレイン9とゲート電極20の間の領域に形成された第2導電型のドレイン・オフセット層8と、ドレイン・オフセット層8の上部に絶縁膜を介して設けられ、ソース9と電気的に接続されたシールド導電膜10とを備え、ドレイン・オフセット層8は、不純物が浅くイオン打ち込みされた第2導電型領域8bと領域8bよりも深くイオン打ち込みされた第2導電型領域8aからなる2重イオン打ち込み層であり、チャネル層19は、チャネル領域の半導体基板1に形成された半導体領域1Bに埋め込まれ、第1導電型のチャネルストッパ層18は、ソース5下とゲート電極20下に形成されていることを特徴とする。【選択図】 図1

Claim (excerpt)：

第1導電型の半導体基板の主面に絶縁ゲート型電界効果トランジスタが形成された半導体装置であって、 前記絶縁ゲート型電界効果トランジスタは、ゲート絶縁膜の上部に形成されたゲート電極と、 前記半導体基板に形成された第2導電型の第1半導体領域からなるソースと、 前記ゲート電極から離れて配置された第2導電型の第2半導体領域からなるドレインと、 前記ドレインと前記ゲート電極の間の領域の前記半導体基板に形成された第2導電型のドレイン・オフセット層と、 前記ドレイン・オフセット層の上部に絶縁膜を介して設けられ、前記ソースと電気的に接続されたシールド導電膜とを有し、 前記ドレイン・オフセット層は、不純物が浅くイオン打ち込みされた第2導電型の第3半導体領域と第3半導体領域よりも深くイオン打ち込みされた第2導電型の第4半導体領域からなる2重イオン打ち込み層であり、 チャネル層は、チャネル領域の前記半導体基板に形成された第5半導体領域に埋め込まれ、 第1導電型のチャネルストッパ層は、前記ソース下と前記ゲート電極下に形成されていることを特徴とする半導体装置。

IPC (4)：

H01L29/78 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06

FI (4)：

H01L29/78 301H ,  H01L29/06 301F ,  H01L29/78 301S ,  H01L27/06 102A

F-Term (46)：

5F048AA05 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048BA16 ,  5F048BB06 ,  5F048BB07 ,  5F048BC01 ,  5F048BC02 ,  5F048BC03 ,  5F048BC06 ,  5F048BC07 ,  5F048BD05 ,  5F048BE01 ,  5F048BH07 ,  5F048BH09 ,  5F140AA23 ,  5F140AA25 ,  5F140AA29 ,  5F140AB01 ,  5F140AC09 ,  5F140BA01 ,  5F140BA16 ,  5F140BB06 ,  5F140BB13 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF58 ,  5F140BH13 ,  5F140BH14 ,  5F140BH15 ,  5F140BH17 ,  5F140BH30 ,  5F140BH34 ,  5F140BH39 ,  5F140BH43 ,  5F140BH47 ,  5F140BH49 ,  5F140BJ01 ,  5F140BJ04 ,  5F140BK13 ,  5F140CB01 ,  5F140CC03 ,  5F140CD00 ,  5F140CD09