Pat

J-GLOBAL ID：200903093361184886

CPUの動作状態制御方式

Inventor： 石原 丈士 ,  松宮 聰 ,  奥浜 正支 ,  鈴木 哲也
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立画像情報システム
Agent (1)： 武 顕次郎
Gazette classification：公開公報
Application number (International application number)：1995136790
Publication number (International publication number)：1996328874
Application date： Jun. 02, 1995
Publication date： Dec. 13, 1996
Summary：

【要約】【目的】 CPUの状態にかかわらず、ハード的に複数の要因から発生される割込み要求を判断し、この割込み要求に対する処理を行なうことを可能とする。【構成】 電源スイッチ3や入力装置,アラーム機能付きの時計から発生する割込み処理要求信号A,B,Cは、処理要求制御回路6を介して、CPU7の対応する割込み処理要求端子7a,7b,7cに供給され、また、処理要求制御回路6のOR回路6aで割込み処理要求信号A,B,Cから割込み処理要求信号Dが生成されてCPU7の起動トリガ端子7dに供給される。これら端子7a〜7dは優先順位が設定され、起動トリガ端子7dが最も順位が高い。割込み処理要求信号A,B,Cのいずれかが発生すると、割込み処理要求信号Dが必ず発生し、CPU7は、この割込み処理要求信号Dによって動作状態に選択され、割込み処理要求信号A,B,Cの割込み処理を行なう。

Claim (excerpt)：

少なくともプログラムの実行が不能な低消費電力状態と動作状態との間の移行を可能とするCPUの動作状態制御方式において、該CPUに、複数の異なる要因で発生する処理要求信号毎に処理要求端子が設け、かつ動作状態にあるか低消費電力状態にあるかにかかわらず、起動トリガ信号を受付け可能であり、該起動トリガ信号により該CPUを低消費電力状態から動作状態に移行させることができる起動トリガ端子を設け、該処理要求信号の少なくともいずれか1つがアクティブになったとき、該処理要求信号を該CPUの対応する処理要求端子に供給するとともに、該起動トリガ信号を発生して該CPUの該起動トリガ端子に供給する処理要求回路を設け、該CPUは、該起動トリガ信号による処理を該CPUが低消費電力状態にあるか、動作状態にあるかに応じて行ない、しかる後、該処理要求端子のいずれかに供給される該処理要求信号の処理を、該処理要求端子の優先順位に応じて、行なうことを特徴とするCPUの動作状態制御方式。

IPC (3)：

G06F 9/46 311 ,  G06F 9/46 310 ,  G06F 1/04 301

FI (3)：

G06F 9/46 311 A ,  G06F 9/46 310 G ,  G06F 1/04 301 C