Pat

J-GLOBAL ID：200903093381423038

半導体レーザの製造方法

Inventor： 永井 豊
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1994176702
Publication number (International publication number)：1996046283
Application date： Jul. 28, 1994
Publication date： Feb. 16, 1996
Summary：

【要約】【目的】 高品質な電流ブロック層を備え、かつレーザ特性に優れている半導体レーザを製造する方法を提供することを目的とする。【構成】 n-半導体基板1上にn-クラッド層2と,活性層3と,p-Al0.5 Ga0.5 As第1クラッド層4と,層厚20nm以下で、不純物濃度が5×1018cm-3以上含まれているp-GaAsエッチングストッパ層5と,p-Al0.5 Ga0.5 As第2クラッド層6,p-GaAs第1コンタクト層7とを順次結晶成長させ、p-第2クラッド層を絶縁膜パターン12をマスクとして上記エッチングストッパ層5に達するまで選択エッチングしてストライプ状のリッジ13を形成し、これを埋め込むように約600°C以上の高温で電流ブロック層8を形成し、該電流ブロック層8を結晶成長させる際に、上記エッチングストッパ層5をディスオーダーさせる。

Claim (excerpt)：

第1導電型半導体基板上に、第1導電型クラッド層と,活性層と,Alを構成元素として含む半導体材料からなる第1の第2導電型クラッド層と,不純物が高濃度にドープされたAlを構成元素として含まない半導体材料からなるエッチングストッパ層と,Alを構成元素として含む半導体材料からなる第2の第2導電型クラッド層とを順次結晶成長させて半導体積層構造を形成する工程と、上記第2の第2導電型クラッド層を、該第2の第2導電型クラッド層上に形成した絶縁膜パターンをマスクとして上記エッチングストッパ層に達するまでエッチングを行い、ストライプ状のリッジを形成する工程と、該リッジを埋め込むように電流ブロック層を結晶成長させる工程と、上記絶縁膜パターンを除去し、その上に第2導電型コンタクト層を形成する工程と、上記電流ブロック層の結晶成長工程以降に、上記半導体積層構造を熱処理して上記エッチングストッパ層をディスオーダーする工程とを備えたことを特徴とする半導体レーザの製造方法。