Pat

J-GLOBAL ID：200903093467946254

半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法

Inventor： 山内 智 ,  宇佐見 隆志
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993079927
Publication number (International publication number)：1994291253
Application date： Apr. 07, 1993
Publication date： Oct. 18, 1994
Summary：

【要約】【目的】 PZT膜あるいはPLZT膜を誘電率の高い膜にするために行う熱処理時に生じる膜中からの鉛の蒸発を防ぐため、低温でSiO2 層をPZT膜あるいはPLZT膜上に形成した後、熱処理を行うことにより、鉛欠乏による欠陥を低減し得る半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法を提供する。【構成】 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法において、電荷蓄積部の下部電極3を形成する工程と、この下部電極3上にPZT膜またはPLZT膜4を形成する工程と、プラズマCVD法により低温でSiO2 層5を形成する工程と、その後、PZT膜またはPLZT膜4の誘電率を高めるための熱処理を行う工程とを施す。

Claim (excerpt)：

(a)電荷蓄積部の下部電極を形成する工程と、(b)該下部電極上にPZT膜またはPLZT膜を形成する工程と、(c)プラズマCVD法により低温で絶縁層を形成する工程と、(d)その後、前記PZT膜またはPLZT膜の誘電率を高めるための熱処理を行う工程とを施すことを特徴とする半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法。

IPC (5)：

H01L 27/04 ,  C23C 14/08 ,  H01B 3/12 301 ,  H01L 21/316 ,  H01L 27/108