Pat

J-GLOBAL ID：200903093474659970

DC/DCコンバータ

Inventor： 糸山 正美 ,  本田 茂 ,  香川 政晴
Applicant, Patent owner： 富士通株式会社
Agent (1)： 京谷 四郎
Gazette classification：公開公報
Application number (International application number)：1993091232
Publication number (International publication number)：1994311736
Application date： Apr. 19, 1993
Publication date： Nov. 04, 1994
Summary：

【要約】【目的】 低出力電力時におけるスイッチング・ロスを低減させるとともに、オン抵抗の少ないNチャネルのFETを使用できる高効率のDC/DCコンバータを提供すること。【構成】 制御手段2はDC/DCコンバータ部1のスイッチング素子Q1を所定のデューティでオン/オフして直流電圧を変換する。DC/DCコンバータの出力が低電力時、制御手段2の出力パルス幅が最小オン幅設定手段2aに設定されたオン幅より狭くなると、最小オン幅設定手段2aにより設定されたオン幅のパルス信号によりスイッチング素子Q1は駆動され、周波数制御によりDC/DCコンバータは制御される。また、ダイオードD6,D7、コンデンサC3,C4からなる回路を付加し、コンデンサC4に充電された電圧を駆動電源とすることにより、オン抵抗の小さいNチャネルFETを用いることが可能となる。

Claim (excerpt)：

出力電圧と設定電圧との偏差に応じたPWM信号を出力する制御手段(2) と、制御手段(2) の出力によりスイッチング素子(Q1)を開閉して直流電圧を変換するDC/DCコンバータにおいて、上記スイッチング素子(Q1)のオン期間を所定の最小値に制限する最小オン幅設定手段(2a)を設け、DC/DCコンバータが低出力状態になったとき、スイッチング素子(Q1)のオン幅を上記最小オン幅設定手段(2a)により設定される最小オン幅に制限し、周波数制御によりスイッチング素子(Q1)を開閉することを特徴とするDC/DCコンバータ。